mirror of
https://github.com/yuzu-emu/unicorn.git
synced 2024-10-19 05:48:16 +02:00
tcg: implement real ext_i32_i64 and extu_i32_i64 ops
Implement real ext_i32_i64 and extu_i32_i64 ops. They ensure that a 32-bit value is always converted to a 64-bit value and not propagated through the register allocator or the optimizer. Backports commit 4f2331e5b67af8172419eb1c8db510b497b30a7b from qemu
This commit is contained in:
Aurelien Jarno
Lioncash
parent
80223e7ad5
commit
f279c93768
@ -1556,6 +1556,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||
case INDEX_op_ext16s_i32:
|
||||
tcg_out_sxt(s, ext, MO_16, a0, a1);
|
||||
break;
|
||||
case INDEX_op_ext_i32_i64:
|
||||
case INDEX_op_ext32s_i64:
|
||||
tcg_out_sxt(s, TCG_TYPE_I64, MO_32, a0, a1);
|
||||
break;
|
||||
@ -1567,6 +1568,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||
case INDEX_op_ext16u_i32:
|
||||
tcg_out_uxt(s, MO_16, a0, a1);
|
||||
break;
|
||||
case INDEX_op_extu_i32_i64:
|
||||
case INDEX_op_ext32u_i64:
|
||||
tcg_out_movr(s, TCG_TYPE_I32, a0, a1);
|
||||
break;
|
||||
@ -1712,6 +1714,8 @@ static const TCGTargetOpDef aarch64_op_defs[] = {
|
||||
{ INDEX_op_ext8u_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext16u_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext32u_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext_i32_i64, { "r", "r" } },
|
||||
{ INDEX_op_extu_i32_i64, { "r", "r" } },
|
||||
|
||||
{ INDEX_op_deposit_i32, { "r", "0", "rZ" } },
|
||||
{ INDEX_op_deposit_i64, { "r", "0", "rZ" } },
|
||||
|
||||
@ -2168,9 +2168,11 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||
case INDEX_op_bswap64_i64:
|
||||
tcg_out_bswap64(s, args[0]);
|
||||
break;
|
||||
case INDEX_op_extu_i32_i64:
|
||||
case INDEX_op_ext32u_i64:
|
||||
tcg_out_ext32u(s, args[0], args[1]);
|
||||
break;
|
||||
case INDEX_op_ext_i32_i64:
|
||||
case INDEX_op_ext32s_i64:
|
||||
tcg_out_ext32s(s, args[0], args[1]);
|
||||
break;
|
||||
@ -2305,6 +2307,9 @@ static const TCGTargetOpDef x86_op_defs[] = {
|
||||
{ INDEX_op_ext16u_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext32u_i64, { "r", "r" } },
|
||||
|
||||
{ INDEX_op_ext_i32_i64, { "r", "r" } },
|
||||
{ INDEX_op_extu_i32_i64, { "r", "r" } },
|
||||
|
||||
{ INDEX_op_deposit_i64, { "Q", "0", "Q" } },
|
||||
{ INDEX_op_movcond_i64, { "r", "r", "re", "r", "0" } },
|
||||
|
||||
|
||||
@ -2200,12 +2200,16 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, const TCGArg *args,
|
||||
case INDEX_op_ext16s_i64:
|
||||
c = EXTSH;
|
||||
goto gen_ext;
|
||||
case INDEX_op_ext_i32_i64:
|
||||
case INDEX_op_ext32s_i64:
|
||||
c = EXTSW;
|
||||
goto gen_ext;
|
||||
gen_ext:
|
||||
tcg_out32(s, c | RS(args[1]) | RA(args[0]));
|
||||
break;
|
||||
case INDEX_op_extu_i32_i64:
|
||||
tcg_out_ext32u(s, args[0], args[1]);
|
||||
break;
|
||||
|
||||
case INDEX_op_setcond_i32:
|
||||
tcg_out_setcond(s, TCG_TYPE_I32, args[3], args[0], args[1], args[2],
|
||||
@ -2482,6 +2486,8 @@ static const TCGTargetOpDef ppc_op_defs[] = {
|
||||
{ INDEX_op_ext8s_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext16s_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext32s_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext_i32_i64, { "r", "r" } },
|
||||
{ INDEX_op_extu_i32_i64, { "r", "r" } },
|
||||
{ INDEX_op_bswap16_i64, { "r", "r" } },
|
||||
{ INDEX_op_bswap32_i64, { "r", "r" } },
|
||||
{ INDEX_op_bswap64_i64, { "r", "r" } },
|
||||
|
||||
@ -2086,6 +2086,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||
case INDEX_op_ext16s_i64:
|
||||
tgen_ext16s(s, TCG_TYPE_I64, args[0], args[1]);
|
||||
break;
|
||||
case INDEX_op_ext_i32_i64:
|
||||
case INDEX_op_ext32s_i64:
|
||||
tgen_ext32s(s, args[0], args[1]);
|
||||
break;
|
||||
@ -2095,6 +2096,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||
case INDEX_op_ext16u_i64:
|
||||
tgen_ext16u(s, TCG_TYPE_I64, args[0], args[1]);
|
||||
break;
|
||||
case INDEX_op_extu_i32_i64:
|
||||
case INDEX_op_ext32u_i64:
|
||||
tgen_ext32u(s, args[0], args[1]);
|
||||
break;
|
||||
@ -2247,6 +2249,9 @@ static const TCGTargetOpDef s390_op_defs[] = {
|
||||
{ INDEX_op_ext32s_i64, { "r", "r" } },
|
||||
{ INDEX_op_ext32u_i64, { "r", "r" } },
|
||||
|
||||
{ INDEX_op_ext_i32_i64, { "r", "r" } },
|
||||
{ INDEX_op_extu_i32_i64, { "r", "r" } },
|
||||
|
||||
{ INDEX_op_bswap16_i64, { "r", "r" } },
|
||||
{ INDEX_op_bswap32_i64, { "r", "r" } },
|
||||
{ INDEX_op_bswap64_i64, { "r", "r" } },
|
||||
|
||||
@ -1407,9 +1407,11 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||
case INDEX_op_divu_i64:
|
||||
c = ARITH_UDIVX;
|
||||
goto gen_arith;
|
||||
case INDEX_op_ext_i32_i64:
|
||||
case INDEX_op_ext32s_i64:
|
||||
tcg_out_arithi(s, a0, a1, 0, SHIFT_SRA);
|
||||
break;
|
||||
case INDEX_op_extu_i32_i64:
|
||||
case INDEX_op_ext32u_i64:
|
||||
tcg_out_arithi(s, a0, a1, 0, SHIFT_SRL);
|
||||
break;
|
||||
@ -1531,8 +1533,10 @@ static const TCGTargetOpDef sparc_op_defs[] = {
|
||||
{ INDEX_op_neg_i64, { "R", "RJ" } },
|
||||
{ INDEX_op_not_i64, { "R", "RJ" } },
|
||||
|
||||
{ INDEX_op_ext32s_i64, { "R", "r" } },
|
||||
{ INDEX_op_ext32u_i64, { "R", "r" } },
|
||||
{ INDEX_op_ext32s_i64, { "R", "R" } },
|
||||
{ INDEX_op_ext32u_i64, { "R", "R" } },
|
||||
{ INDEX_op_ext_i32_i64, { "R", "r" } },
|
||||
{ INDEX_op_extu_i32_i64, { "R", "r" } },
|
||||
{ INDEX_op_trunc_shr_i64_i32, { "r", "R" } },
|
||||
|
||||
{ INDEX_op_brcond_i64, { "RZ", "RJ" } },
|
||||
|
||||
@ -1771,9 +1771,8 @@ void tcg_gen_extu_i32_i64(TCGContext *s, TCGv_i64 ret, TCGv_i32 arg)
|
||||
tcg_gen_mov_i32(s, TCGV_LOW(ret), arg);
|
||||
tcg_gen_movi_i32(s, TCGV_HIGH(ret), 0);
|
||||
} else {
|
||||
/* Note: we assume the target supports move between
|
||||
32 and 64 bit registers. */
|
||||
tcg_gen_ext32u_i64(s, ret, MAKE_TCGV_I64(GET_TCGV_I32(arg)));
|
||||
tcg_gen_op2(s, INDEX_op_extu_i32_i64,
|
||||
GET_TCGV_I64(ret), GET_TCGV_I32(arg));
|
||||
}
|
||||
}
|
||||
|
||||
@ -1783,9 +1782,8 @@ void tcg_gen_ext_i32_i64(TCGContext *s, TCGv_i64 ret, TCGv_i32 arg)
|
||||
tcg_gen_mov_i32(s, TCGV_LOW(ret), arg);
|
||||
tcg_gen_sari_i32(s, TCGV_HIGH(ret), TCGV_LOW(ret), 31);
|
||||
} else {
|
||||
/* Note: we assume the target supports move between
|
||||
32 and 64 bit registers. */
|
||||
tcg_gen_ext32s_i64(s, ret, MAKE_TCGV_I64(GET_TCGV_I32(arg)));
|
||||
tcg_gen_op2(s, INDEX_op_ext_i32_i64,
|
||||
GET_TCGV_I64(ret), GET_TCGV_I32(arg));
|
||||
}
|
||||
}
|
||||
|
||||
|
||||
@ -143,6 +143,9 @@ DEF(rotl_i64, 1, 2, 0, IMPL64 | IMPL(TCG_TARGET_HAS_rot_i64))
|
||||
DEF(rotr_i64, 1, 2, 0, IMPL64 | IMPL(TCG_TARGET_HAS_rot_i64))
|
||||
DEF(deposit_i64, 1, 2, 2, IMPL64 | IMPL(TCG_TARGET_HAS_deposit_i64))
|
||||
|
||||
/* size changing ops */
|
||||
DEF(ext_i32_i64, 1, 1, 0, IMPL64)
|
||||
DEF(extu_i32_i64, 1, 1, 0, IMPL64)
|
||||
DEF(trunc_shr_i64_i32, 1, 1, 1,
|
||||
IMPL(TCG_TARGET_HAS_trunc_shr_i64_i32)
|
||||
| (TCG_TARGET_REG_BITS == 32 ? TCG_OPF_NOT_PRESENT : 0))
|
||||
|
||||
Loading…
Reference in New Issue
Block a user